Entradas etiquetadas con Interrupciones

Arquitectura Pipeline del TMS320C3X y Gestión de Conflictos

5 septiembre, 2024
en

Efectos de las Interrupciones

En los procesadores de T.I. (C5x), un ciclo después de que se reconozca la interrupción, el procesador inserta una instrucción especial llamada INTR en la estructura pipeline. INTR es una instrucción especial de salto que provoca el comienzo de la ejecución en el apropiado vector de interrupción. INTR se comporta igual que un salto multiciclo y causa un retraso de 4 ciclos en la respuesta a la interrupción. Este último caso de interrupciones con menos de 3 instrucciones (más…)

La CPU: Organización, Registros y Flujo de Datos

21 agosto, 2024
en

Tareas de la cpu


Captar Instrucción: Leer instrucción de la memoria
Interpretar la instrucción: Decodificar la instrucción y determinar acciones a realizar
Captar datos: leer datos de memoria y/o E/S
Procesar datos: realizar operación aritmética y/o lógica
Escribir datos: llevar datos a memoria o E/S
Para realizar estas operaciones, la CPU requiere memoria interna

Organización de los registros

La memoria para almacenamiento interno posee REGISTROS (nivel más alto en jerarquía de memoria) (más…)

Ir arriba